LSIは、素子の微細化によって劇的な高性能化・高機能化が実現されていますが、微細化による素子特性のばらつきが問題になっています。微細化によってばらつき自体が大きくなるとともに、1チップへの搭載規模も増大するため、大規模なLSIを安定に動作させることが困難になっており、歩留まりの低下を招いています。そこで、当研究室では、LSI毎の仕上がり状況を検知して個別にばらつきに応じた最適化を行うことで動作歩留まりを向上させる研究を行っています。具体的には、メモリ回路や論理回路に対してばらつきによる動作限界を高精度に求めるとともに、LSIのチップ上で素子特性を検知してそれに応じた最適電圧を与える技術を開発しています。これにより、低コストで容易にLSIの歩留まりを向上させることができます。

キーワード：LSI、メモリ回路、論理回路、ばらつき、動作限界、歩留まり向上、最適電圧